[計算機概論] SR Flip-Flop
SR Flip-Flop 又稱為 SR Latch
定義(根據于天立教授計算機概論單元 1)
有兩個 input,分別稱為 set(簡稱 S) 和 reset(簡稱 R)
-
output 計算方式
兩個 input 都是 0:output 維持之前的狀態(這個真是挺有趣的,會導致同樣的 input 有不同的 output。以前在哲學所念形式邏輯時,從來沒遇過這種設定)
兩個 input 都是 1:output undefined
S 負責把 output 設成 1
R 負責把 output 設成 0
用途:儲存一個 bit 的值
實作方式至少有兩種(圖片來自于天立教授計算機概論單元 1 的投影片):
參考資料
台大開放式課程 于天立教授的計算機概論
Sequential Logic Circuits:不知道是我有所誤會,還是有不同的定義習慣,這篇文章裡,是設定「兩個 input 都是 0:output undefined」、「兩個 input 都是 1:output 維持之前的狀態」,跟于天立教授講的剛好相反
CS-計概04:閘與電路:這裡的設定也是「兩個 input 都是 0:output undefined」、「兩個 input 都是 1:output 維持之前的狀態」
Comments
Post a Comment